プリント基板のアートワークでEMIはどこまで変わるのか――50MHz実験基板で「効く対策・効かない対策」を実測する

こんにちは。今回の動画では、2026年7月15日から17日の間で開催されたテクノフロンティア2026のイチケンラウンジで行われた対談の様子をお届けします。テーマは「電動化・ADAS時代の車載EMC最前線」です。この動画は12あった対談のうち、「基板アートワーク設計で変わるEMI ～効く・効かないを実測で確かめる～」の映像です。プリント基板の配線がエミッションに与える影響を、設計例と測定結果とともに見ていきます。それではどうぞ。

そろそろ時間になりましたので、次のセッションを始めていきたいと思います。「基板アートワーク設計で変わるEMI」ということで、さらにレイヤーを下げていって、プリント基板レベルでノイズの性能がどのようになっているのかというのを見ていくセッションです。タイトルとしては「基板アートワーク設計で変わるEMI ～効く・効かないを実測で確かめる～」です。株式会社オンテック様との対談です。本日はよろしくお願いします。

よろしくお願いします。

最初に弊社の会社案内を簡単にさせていただきます。我々は株式会社オンテックと申しまして、本社が大阪にあります。プリント基板の事業です。プリント基板の設計・製造・実装と、社内で全部一気通貫でできる体制を取っているのと、あとシステムソリューション事業というところで、FA関係の商品を開発しております。

今日の最初の講師の方もアマチュア無線をやられていたとおっしゃっていたのですが、私も小学校5年の時にアマチュア無線の免許を取って、そこから大阪の日本橋で部品を買ってラジオを組み立てたりしていました。平成元年に縁あって今のオンテック、当時はオーエヌ電子株式会社という名前だったのですけれど、そこに入社しまして、配属されたのがブラウン管のテレビのアートワーク設計ですね。当時は製図台に向かって、紙と鉛筆でタバコを吸いながら設計していた、そんな時代でした。それから20年くらい前に基板上のシミュレーション業務を主にするようになりまして、今に至っております。

このような基板のシミュレーションに特化したサイト、simulation-pcb.comというサイトも運営しております。

こんな感じでプリント基板のプロで、そしてEMCのプロということで、かなり実践的なセッションかと思いますので、ぜひお聞きになってください。

それでは今日はこのような項目で進めさせていただきます。なかなか基板アートワーク上で、これがノイズに効く・効かないというのは製品レベルでやるのは難しいと思うので、簡単な実験基板を作って測定をしてきました。私はシミュレーションが本業なのですが、今回は実測とアートワークの関係について紹介させていただきます。

回路は非常に簡単で、50MHzの発振器一つです。そこにダンピング抵抗22Ωと容量負荷5pFをつけているだけの基板です。電源の方は単三乾電池4個をリニアレギュレータで3.3Vに落とす、電源側からはノイズが出ないというような想定で実験基板を作っております。

これの何を測っていくという感じになるのでしょうか。

放射ノイズを測っていきます。今回のセッションは車載メーカーさんが多いのですが、民生規格での3m法・10m法での測定結果をご紹介します。

これが実際の回路ですか。

そうですね。ここは電源基板が共通で、この実験基板を色々なバージョンを作って、とっかえひっかえしてどうなるかというのを見ております。

この実験基板に発振回路が載っていて、周波数でいうと50MHzの信号がこの上に載っているという感じで、これの放射ノイズを測っていくと。

まず最初に、配線長が短ければノイズは少ないかという問題です。一般的にアートワーク上での信号線は、短ければ短いほどノイズが少ないと思われているような気がします。それを実験してみました。左の基板は大体130mmくらいの、50MHzの発振器のクロックの信号がマイクロストリップラインで配線されております。一方右側の基板は、配線長は最小で隣接で部品を並べて、ごくごく短いような形です。これで電波ノイズを測るとこのような形で、短い方がちょっとノイズが大きいという結果になっています。ちょっと見にくいですけれど見えますでしょうか。イメージとは逆の結果になったのかなという所なのですが、逆のような感じになっていると思います。

これはどうしてでしょうか。

おそらくこの信号線が影響するよりも、電源配線が長いところが影響しているのかなと考えております。

もう一つ事例です。こちら先ほどと同じマイクロストリップラインでまっすぐ引いたもので、配線長はおよそ140mmです。今度はよく言われるミアンダ配線と呼ばれるものです。配線長がおよそ293mmくらいに伸びております。これで見るとなんとなくイメージでミアンダ配線の方がノイズが多いように思われますが、実際に測定すると、意外とミアンダ配線の方が少なかったという事例です。

ミアンダ配線があるんですけど、そっちの方がノイズが少ないという、これも直感と反するような感じではあるかなと思うんですけど、これも何か考察はあったりするのでしょうか。

これは厳密にこうとは言い切れない、確証が持てるわけではないのですけど、私の私見ですと、このミアンダ配線をすることによって電流が互い違いになる、磁束を打ち消し合う方向に電流が流れていく、この向かい合わせになっているところがあるために、結果的に放射ノイズが減っているのではないかなと考えております。

なるほど。ちなみにこれは、50MHzの発振器の信号という前提があるんですよね。

そうですね。もうちょっと高い周波数になってくると、ちょっと変わってくる可能性はあると思っています。

なるほど。これも言われてるものとはちょっと違った結果になったかなという感じですね。

次ですね。バイパスコンデンサーは通り抜けるように配線すべき。よくバイパスコンデンサーはこのように、電源ピンからバイパスコンデンサーを通って、スルーホールで電源層に落とすというのはよく言われます。

赤色がプラスで緑色がグランド。

そうですね。ピンクが電源、緑がグランドになっています。それをしない場合の配線です。電源ピンからバイパスコンデンサーまで距離は全く一緒で、グランドビアの位置が違うだけです。これはバイパスコンデンサーを通り抜ける構造になっていないという状態です。放射ノイズを測定するとですね、これは予想通り、こちらの方、通り抜けてない方がはるかにノイズが多いという結果になりました。

このノイズというのは、発振回路から電源の方にある部分でどれくらいノイズが伝わったかということですね。

バイパスコンデンサーを手前に置かないと電源経路にノイズが漏れてしまうから、このような結果になったのではないかなと思われます。

これは言われている通りの結果ですね。バイパスコンデンサーはなるべく近く、最短経路で置くということですよね。

次にですね、先ほどこれですごくノイズが多かったので、バイパスコンデンサーを通り抜ける構造にしたら良くなるのかどうかというのを、また実験で見てみました。するとあまり良くならなかったという結果になっています。

もう一回、回路の方を見せてもらえますか。

ぐるっと通り抜ける構造にしているのですが、あまり変わらなかったという結果になっております。

ちなみにこれはどうしてでしょうか。

これはまだちょっと確認できていないのですが、この電源ピンとこの電源ビアがちょっと近いので、ここでクロストーク現象を起こしているのではないかと思っているのですが、まだ実験基板を作っていないので確実に言えないところがあります。今ちょっと怪しいなと思っているのは、このグラウンドの経路がこちらの方は通り抜け経路になっていないので、こっちも怪しいんじゃないかなと考えておりまして、この次の実験基板は設計中でして、また秋ぐらいに発表できたらなと思っています。

配線が長くなったり、容量結合するぐらい近い場合だったら、パスコンを通り抜けない方がいい設計になる場合もあると。今回この場合に限ってはこういう結果になったというところで、一概には言えないのですが、そういうこともあるかなという感じです。

なるほど、ありがとうございます。

次に、よく言われている、パスコンはICと同一面に配置すべきかというところで、同一面に配置したものと裏面に配置したものを比較してみました。これは言われている通り、予想通りといいますか、裏面に置いた方がノイズレベルとしては悪化するという結果になっております。

これは経路が長くなったとか、そういうことに関連しているんでしょうか。

やっぱりビアのインダクタンスも結構影響しているのではないかと考えております。

途中でビアを通るから、その分で長くなっているという感じですかね。

あとは先ほど申しました、通り抜け構造になっていないというのも一つの原因があるのではないかなと思っています。

なるほど。

次に、それを通り抜け構造にしたら改善するかというのを見ております。一旦スルーホールを打って、バイパスコンデンサーを通ってから電源配線につながるという構造にすると、ちょっと下がる。やはり通り抜け構造は非常に効果があるかなという結果になっております。

5dBぐらいですかね。

これから言えることは、部品面に置けない場合は、裏面になってもビアを通して通り抜け構造にすれば、いい結果は得られるかもしれないと。

理論的にはそうなんですけれど、現場としては、例えばBGAパッケージなんかですと、電源ビアを余分に打つスペースは全くないと思います。じゃあどうしたらいいかというところで、今度は裏面に置いた時にπ型のフィルターを入れたらどうなるかというのを試しております。先ほどと同じB面に置いたものに対して、今度はその後にπ型フィルターを通して電源に接続するということを行うと、π型のフィルターを使うと劇的に良くなります。

これはCLCのタイプですか。

そうですね。CLCのπ型のフィルターを入れると、非常に良くなったという結果になっております。

さすがπ型フィルターという感じですね。

ただ今回このような配置にしているのですが、割と場所を食ってしまって、我々アートワーク設計はできるだけ面積を小さくするために、こういった配置をしがちです。この配置によってどれくらい差が出るのかというのを見ております。すると規制値を超えるほどではなかったのですが、ちょっと悪くなっているという結果になっております。

本当ですね。3、4dBぐらい上がっているという感じですか。これを見ると、あまりコンパクトにやりすぎるのもどうなのだろうかと思うのですが。

そうですね。場所との取り合いになるかとは思うのですが、余裕があるところに関してはこういったレイアウト、理想的なレイアウトをするのが良くて、コンパクトにせざるを得ないといっても、バイパスコンデンサーをπ型フィルターなしで置くよりははるかに良い性能を出せるのではないかなと思っております。

ちなみに、何故こういう風にレイアウトしたら数値的には悪くなったのか等の考察はどうですか。

ここにノイズが多い電流が走っていて、フィルターでカットしようとしてるんですが、ノイズの多いところが、このフィルターを通った後のきれいなところにすごく隣接していますので、ここからクロストークノイズが伝わって放射してるのではないかなと考えております。

隣のところから伝わってという感じなんですね。

今度はコンデンサーを並列にすると良くなるかどうかということで、小さい定数と大きい定数を並列でつないだりする場合が多いのですが、今回は同じ定数、0.1μを2つ並列につないでおります。すると結果としては、かなり効果があるのではないかと思っております。

これはよく言われている通りですかね。パスコンを並列にしてという形で。

定数の違うものでやると結構難しくて、例えば1000pと0.1μを並列したときのインピーダンスのカーブ、シミュレーションで見たものなのですけれども、このように0.1μを2つ付けるよりも悪い帯域が出てくるので。一般的に定数の小さい物は高い周波数に効果があると思われがちですが、同じサイズの場合、結構ESRのところが大きくなってくるので、それほど期待した結果が出ない。期待した結果を出そうとするのには、PI解析等を使って期待通りのインピーダンスになるように定数を調整する必要があるのではないかなと思っております。

0.1μと1nを並列でつないで、みたいなケースを結構見たりしますが、ちゃんと解析をしない限りは、ポン付けでインピーダンスを下げるというのは難しいのでしょうか。

そうですね。同じ定数を並列でつないだ方が手っ取り早くて確実かなと思っています。

なるほど、ありがとうございます。ちなみにこれは今2個なんですけど、例えば3個、4個みたいな感じで増やしていくと、それはどうなんでしょうか。

これが並列接続なので、ここのインダクタンス成分が2つになると半分になります。2つから3つになると3分の1になって、だんだん効果が薄くなってくると言いますか、つければつけるほど良くなるかというとそうではない。

そうではないと。なるほど、ありがとうございます。

次ですね。共振対策用のコンデンサーとして、コンデンサーを4つ付けた場合どうなるかというところを見ています。同じはんだ面に配置して、ノイズが多かったパターンを比較しております。

ちなみにこれは、電池から発振器までの電源の線に入れている共振対策のコンデンサーですよね。

そうですね。この長い部分に並列のコンデンサーを入れると、かなり良くなるという結果がありますので、共振解析とかをされる方も居るかとは思いますが、結構これは効果があるのではないかと思っております。

Cの定数とかは割と適当で良いのか、それとも結構計算しておくのかとか、そのあたりはどうなんでしょうか。

私はこれは適当でいいかなと思っています。0.1μで十分効果が出るのではないかと思っています。シミュレーションで見る限り、定数を変えてもそんなに大きな差は出てこないかなと思っています。

ESLとかは、やっぱり低いものを選ぶ方が。

そうですね。ESLが低い方が効果は大きいかなと思います。

ありがとうございます。

今までは電源系だったのですが、今度は信号系の話です。シールディングとかガードリングとか呼ばれるのですが、クロックに対してガードした方が効果があるのかないのかというのを見ております。

これは50MHzの信号の線をガードするという。

そうですね。ちょっと薄くて見づらいのですが、ガードリングのグラウンドを端から端までぐるりと囲むような形にしております。ガードリングするとやはりちょっと良くなっている、かなり効果があるのではないかなと思っております。

4dBぐらい効いているという感じでしょうか。かなり細いガードリングで効果があるのか、みたいに感じたのですが、意外と効いていると。

私は結構効いていると思いました。

こんなに細くてもやはり効果はあるのですね。

今度はですね、配線を内層に入れるとノイズが下がると思われていますので、それもちょっと試してみました。比較するのは、先ほどのシールディングしたところの配線と、それをL3層に入れた場合を比較しております。上下層はグランドに挟まれているような、ストリップラインの構造のものです。これを比較すると、確かに良くはなっているんですが、期待しているほど良くなっていないというのが私の印象です。

周波数によって効く・効かないが出てくるのでしょうか。

そうですね。この辺に関しては結構ガツンと下がったりしています。ピークの出ている周波数に関しては、そんなに差は出ていなかった。今回の場合はそんな感じの結果になっております。

似たような物で、以前PS5を分解したことがあるんですけれど、CPUとDDRメモリをつないでいるところの配線が、PS5の世代によって、基板の表層に出ているか内層に入っているかで結構違ってたりするのですよね。そのあたりもシミュレーションしていろいろやった結果そうなったのかなとか、ちょっと体験の共有と言いますか。

そうですね。これもあくまで50MHzという帯域ですので、DDR4とかLPDDR4クラスになってくると、内層に入れた方がいいという話もありますし、実際そうかなとも思っております。

次は、グランドのビアが多い方が良いか悪いかというところで、先ほどのシールドした配線に、表層にグランドをベタで貼ったものと、そのシールディングのところに15mmピッチでグランドビアを強化したものの比較です。一般的にノイズが下がりそうなイメージがあるのですが、結果としてはあまり良くない、むしろちょっと悪くなるという結果になっています。

ビアを打ちまくった方が良いのかと思ったりもするのですが、そうでもなさそうな感じですか。

そうですね。次は打ちまくってみました。5mmピッチで打ちまくった結果ですが、この場合さらにちょっと悪くなる、ちょっとだけですけど悪くなるという結果になっております。

なるほど。考察とかありますか。なんでこうなったんだろうみたいな。

これも確かなことは言えませんが、グラウンドのビアをたくさん打つと、ビアの垂直方向に同じ向きに電流が流れるので、磁界が反発し合う方向に磁束の向きが向くので、悪くなっているのではないかなという予想です。

ちなみにこれは今、放射ノイズについて見ていますが、信号の品質で見てみるとまたちょっと変わるのかなと。

そうですね。確かにおっしゃる通りでして、シミュレーションで見た20GHzまでの透過特性なのですが、ビアがないものとビアがあるものだと、明らかにビアの多い方が高周波での損失が小さい。50Ωでインピーダンスコントロールしていないので反射が多いのですが、それでもビアをたくさん打っている方が損失が少ないという結果になって、信号品質としてはビアが多い方がいいのではないかと考えております。

放射ノイズが1dBぐらい、そのぐらいしか変わらないのであれば、ビアを打ちまくって信号の品質を良くした方がいいのかなとは思ったんですけど、そのあたりはどうでしょうか。

そうですね。周波数・アプリケーションにもよるかと思います。RF系のものに関してはビアをたくさん打ったほうが良いのではないかと思いますが、今回の50MHzのようなクロック周波数に対しては、それほど神経質にビアを打ちまくる必要は無いのではないかなと考えております。

なるほど、ありがとうございます。

あとスリットまたぎですね。グランドプレーンにスリットが入っているところに配線するとノイズが増えると言われていますが、実際に見るとかなり増えております。

これは多分、言われている通りと。

そうですね、言われている通りです。これの対策として、ここに橋渡しで、部品面側にグランドの配線を橋渡しのような形で設けると結構下がりまして、スリットまたぎのないものと同等ぐらいまでノイズが下がるという結果になっております。

全部そのグラウンドでやらなくても、このぐらいの橋渡しでも十分に効果があるんですね。結構意外な結果ですね。

あと直角配線ですね。よく、配線を直角にするとそこに電子がぶつかってコーナーからノイズが出る、みたいなことを書かれている本を見たことがあるんですけれど、そんなことはないだろうと思って実験基板を作りました。片方は直角に引いたパターンと、片方はRを付けたなだらかなコーナーにしたものです。これを比較すると、やはりそこまで差はないという結果になっております。

ほぼほぼ1dB、0.5dBぐらいかな、みたいな感じですかね。

そうですね、そこまで変わらない。

これもノイズで見ると変わらないけれど、信号の品質で見るとどうなんだろうというのがありますよね。

高い周波数になると、この直角配線のところでインピーダンスが下がるところがありますので、反射が大きくなるという可能性がありますので、高い周波数では問題になると思います。私も直角配線を推奨しているわけではなく、直角配線すると製造上エッチング液が溜まって歩留まりが悪くなるといった弊害もありますので、決して直角を推奨しているわけではないのですが、直角にしたからといって、これぐらいの周波数でノイズが増えるということはない、ということを実験で証明したかったということです。

ちなみにRを付けるのは、大体何MHzぐらいの帯域からやった方が良いのでしょうか。

そうですね。感覚的な、シミュレーションで見たものでしかないのですが、おそらく10GHzぐらいより上の方は直角がちょっと問題になってくる、それ以下は問題にならないんじゃないかなと思っています。

なるほど、ありがとうございます。もう終わりですかね。

こんな感じでまとめです。

ちょっともう時間の方が迫ってきたので、こちら皆さんぜひ見ていただいて、記録していただければと思うのですが、今日のこのセッションは放射ノイズの観点で、よく言われている通りの結果になったものもあれば、そうでないものもあるのかなと思っています。例えばビアについては、EMCの性能はそんなに変わらなかったというのもあったけれど、信号品質は上がっていた、みたいなものですよね。EMIとシグナルインテグリティは、割と切り離せないような関係になっているのかなと感じました。

ここからが質問なのですが、EMIとシグナルインテグリティがぶつかった時、そのあたりの優先順位の付け方などはどうですか。今日の話をそのまま設計に持ち帰る時の注意点として。

難しい問題だと思いますが、やはり信号品質というのは性能を担保する上では非常に重要なので、信号品質を優先してEMIを別のところで対策するというのは一つの手かなとは思いますが、EMIを先に対策した方が後々楽になるということもあるので、物によるかなと。

ありがとうございました。というわけで時間になりましたので、「基板アートワーク設計で変わるEMI ～効く・効かない対策を実測で確かめる～」、株式会社オンテック様との対談でした。今日はありがとうございました。

ありがとうございました。